MAGAZINE ARTICLES
|
ユニティゲインでも安定に動作するよう内部補償されたオペアンプには、ユーザーにとって、より容易に安全な回路を設計できるというメリットがある。しかし、そうした「完全補償型オペアンプ」では、AC性能の主要部分を犠牲にしていることも事実だ。本稿では、この種の製品とは異なる方針で設計された「非補償型オペアンプ」の概要とそのメリットについて解説する。 Walter Bacharowski 米National Semiconductor社 |
例えば、センサーからの信号を処理する回路において、振幅誤差を最小限に抑えたいというのはよくあることだ。こうした考えに基づく設計では、オペアンプの閉ループゲイン誤差について、センサーの動作周波数の全域にわたって考慮しなければならない。通常、オペアンプの帯域はゲインが3dB低下する周波数(以下、-3dB周波数)で規定されるが、-3dB周波数でのゲイン誤差は約30%にもなる。
オペアンプ単体の周波数応答と、オペアンプ回路として必要な増幅度の精度を関連付けるには、「有効帯域幅」という概念を用いると便利である。この有効帯域幅は、ゲイン誤差が所望値以内である範囲を表すものとする。
センサーの応答周波数は比較的低い。こうした低周波域では、オペアンプの開ループゲインが有限であることが理由で生じるゲイン誤差は小さい。低周波域に限れば、その最大周波数が有効帯域幅に含まれているか否かは、単極(シングルポール)で閉ループの周波数応答モデルを基に簡単に計算できる。また、オペアンプのデータシートに記載されるゲイン帯域幅積(GB積:ゲインと帯域幅の積)のような規格値を基に、有効帯域幅を求めるのも有効な方法だろう。
ここで、有効帯域幅の値を求める具体例を示すことにする。まずは、振幅の最大許容誤差を決める要因について考えてみる。ここでは、アナログ信号ラインの終端がA-Dコンバータへの入力となるアプリケーションを例にとる。この場合、最終的にはA-Dコンバータの分解能が信号の誤差に大きくかかわることになる。例として、許容最大誤差がA-Dコンバータの分解能の1/2(1/2LSB)であるとしよう。そうすると、A-Dコンバータの分解能が高くなれば、許容最大誤差は小さくなる。表1に、A-Dコンバータの分解能が8~22ビットの場合に1/2LSBがどのような大きさになるのかを示した。1/2LSBの大きさは、フルスケールを1として、以下の式で計算できる。
: 上式において、ERRORはA-Dコンバータにおける1/2LSBの大きさ、ADC_RESOLUTIONはA-Dコンバータの分解能を表す。
周波数応答が単極である場合、ゲイン誤差の周波数特性の評価には、正規化のための単極関数を利用するとよい。この単極関数では、閉ループゲインの-3dB周波数に相当する極の周波数fCを1Hzとし、ゲインは1倍(0dB)であるとする(図1)。この関数を利用すれば、ゲイン誤差が所望値以下に収まる周波数を簡単に計算できる。その計算結果から、閉ループゲインの-3dB帯域幅に対する比率として有効帯域幅が求まる。
ここで、-3dB周波数でのゲイン誤差が約30%であることと、少ないゲイン誤差を求める場合、広い帯域幅は得られないことを確認しておこう。
表2は単極関数を用いて計算したゲイン(GAIN)、ゲイン誤差(GAIN_ERROR)の例である。この表において、左端の列は周波数fを表す。これらの各周波数に対し、以下の式②、③、④から計算される値が左端から2~4番目の列の値だ。
次のステップは、上記の結果を基に、使用するA-Dコンバータの分解能の1/2LSBに相当するゲイン誤差が発生する周波数を求めることである。式④と式①が等しいと置いた結果得られる次の式⑤を使用すれば、ゲイン誤差が1/2LSBになる周波数が計算できる。
表1と式⑤を用いた計算結果を表3に示す。この表において、右端の列はゲイン誤差がA-Dコンバータの1/2LSBに等しくなる周波数である。これより低い周波数でのゲイン誤差は1/2LSBより小さくなる。すなわち、この周波数までの帯域幅が、使用するA-Dコンバータに対する有効帯域幅だということである。
例えば、10ビットのA-Dコンバータに信号を送るオペアンプの有効帯域幅は-3dB周波数の0.03126倍に位置し、14ビットのA-Dコンバータを利用する場合の有効帯域幅は-3dB周波数の0.007813に位置することになる。オペアンプの閉ループゲインにおける-3dB周波数を100kHzとすると、有効帯域幅は10ビットのA-Dコンバータでは31.3kHz、14ビットのA-Dコンバータでは7.81kHzになるということだ。この結果から、オペアンプの有効帯域幅は-3dB周波数よりもかなり低くなることがわかる。
1 オペアンプの「有効帯域幅」
マキシムは、PZTおよびCMUTベースの探触子のSNRを改善するために設計されたオクタルバッファを2…
正弦波、方形波、三角波発生器を自分用に1台作るのは、オーディオ周波数レンジであれば簡単です。このマイ…
MAX9617/MAX9618は、高精度、低ノイズアプリケーションで使用するために設計された、ゼロド…
ハンドヘルド設計に携わる技術者はパワーを最小限にすることがいかに重要かを知っています。エンべデッド設計のI/Oサブシステムから最後のミリワットまでを搾り取る超低…[ラティスセミコンダクター]
3G/3.5G移動通信ネットワークは、分散基地局トポロジを使用するCDMA2000やWCDMA/UMTS、およびTD-SCDMAなどのテクノロジによって新しい機…[ラティスセミコンダクター]
ソリューション・ブリテン2009年No.6 Power Management IC
アナログ・デバイセズの最新のパワーマネジメントICをご紹介します。DSP/FPGAを保護する降圧レギュレータ「ADP2114」、バッテリ寿命を最大化する6MHz…[アナログ・デバイセズ]
FPGA向け電源回路設計における考慮事項
FPGA向けの電源要件はますます厳しくなっているが、最新世代のFPGA向けの電源要件をサポートするナショナルの主要製品を紹介。[ナショナル セミコンダクター ジャパン]
リニアテクノロジー 高性能アナログICの新製品情報 最新11月版
オペアンプ、データ変換、インタフェースなどシグナルチェーン関連および、スイッチング・レギュレータ、リニアレギュレータ、LEDドライバ、Module、PMICなど…[リニアテクノロジー]
April 2010 新製品カタログ 高性能アナログIC
LT6350 低ノイズのシングルエンド-差動コンバータ/ADCドライバLTC2757 パラレルI/O付き18ビット電流出力SoftSpan DACLTC3108…[リニアテクノロジー]
トランス・インピーダンス・アンプ設計の基礎
初めてトランス・インピーダンス・アンプを設計する人のために、回路定数を決定する方法とアンプの雑音レベル、および回路の安定性について検討する方法を解説します。[日本テキサス・インスツルメンツ]
アナログ・デジタルの仕様とパフォーマンス特性の用語集
この用語集は、テキサス・インスツルメンツのデルタ・シグマ()型、逐次近似レジスタ(SAR)、およびパイプライン ADコンバータの仕様と性能特性に関する定義を収録…[日本テキサス・インスツルメンツ]
エミュレーション: ハードウェア/ソフトウェア協調検証を可能にするエミュレータをASIC検証へ適用することによってテストを非常に高速に実行でき、シミュレーション…[日本イヴ]
ZeBu Multi-Media Board (ZeBu-MMB) は、ZeBu検証プラットフォームをマルチメディアやコンシューマのアプリケーションで必要なあら…[日本イヴ]
電磁波解析専用ソフトウェア PAM-CEM
電磁波関連機器・部品の解析設計を支援する電磁波解析専用ソフトウェア(CAE)です[特長]・「EMC・EMI問題への対策」を支援 有限差分時間領域法(FDTD)の「PAM-CEM/FD」または有限要素時...[日本イーエスアイ]
|
アナログ電子回路コミュニティ
技術者のための掲示板サイト |
|
Design Hint&Tips
アナログ設計回路の基礎から最新技術動向まで |
|
FPGA Insights
FPGAの総合情報サイト |
|
ANALOG TECH & INFO
アナログ半導体の総合情報サイト |
|
EMC設計・対策
ムラタの先進ソリューション |
|
特集 Denali MemCon Tokyo 2010 |
|
特集 テクノフロンティア2010 |
|
特集 カーエレJAPAN |