MAGAZINE ARTICLES
|
次世代のスマートホンなど、高度な携帯機器向けSoCには、ベースバンド回路、アプリケーションプロセッサ、アクセラレータ、メモリーなどが集積される。ただし、必要なのはそれだけではない。これらに加えて、無線接続用のRF回路を複数集積しなければならないのだ。そして、その作業は容易ではない。そこで必要になると考えられるのはRF回路のIPの再利用である。果たしてこれは実現可能なのだろうか。 Robert Cravotta |
今日のSoC(System on Chip)開発では、定められた期間内に複雑な設計を完了するために、IP(Intellectual Property)の再利用が必須となっている。すでに、デジタルの世界ではそのための手法が確立されている。あらゆる種類のアプリケーションにおける高速I/OやSERDES(Serializer/Deserializer)など、非常に周波数の高い一部の回路ブロックではIPの再利用は当たり前のものとなった。
しかし、無線アプリケーションのRF(Radio Frequency)回路については、設計の再利用は実質的には未知の分野である。その理由は何だろうか。そして、この状況を打破する方法はあるのだろうか。あるいは、モバイル機器向けの次世代SoCの多くでは、引き続きRFブロックはカスタム設計としなければならないのだろうか。
■回路の面積
上述した一連の疑問が生じる原因の1つは、モバイル向けSoCチップにおける面積の問題である。RF回路では、製造プロセスルール上の最小寸法でトランジスタを設計することはない。また、インダクタやコンデンサを小さくすることも難しいので、回路面積が大きくなる傾向にある。それだけでなく、高度な携帯機器では、SoC上に多くの無線機能を搭載する必要があるので、チップ面積の問題がより顕著になる。
例えば、マルチバンドの電話機やインターネット端末として機能する機器について考えてみよう。このような機器では、使用条件に応じて最適な接続方法が選択される。携帯電話ネットワークへの接続用にはLTE(Long Term Evolution)、Wi-Fiアクセスポイントへの接続用にはIEEE 802.11n MIMO(Multiple-input/Multiple-output)、あるいはBluetooth、ワイヤレスUSB、ないしは独自の短距離/広帯域幅プロトコルに対応した実装用に少なくとも1つのUWB(Ultra Wideband)、位置情報を取得するためのGPS(Global Positioning System)などに対応することになるだろう。いずれも重要なものだが、特にIEEE 802.11n MIMOなどは占有面積がかなり大きくなる(写真1)。
これらの無線機能は、最初のうちはすべて別々のチップに集積されることになるだろう。しかし、すべてとは言わないまでも、いくつかの機能についてはSoCへの移行が求められるようになるはずだ。ただし、パワーアンプやアンテナスイッチなどの大信号向けRF回路だけは例外で、SoCには搭載されない可能性が高い。
一般的な無線システムにおける小信号RF回路にはそれほど多くのバリエーションがあるわけではない(図1)。というよりも、最新の無線機能においてもほぼ同一の構成がとられる。だからといって、RFブロック全体や個々の機能を再利用することが容易だというわけではない。
特にRFに関する専門知識の乏しいSoC設計チームの場合、実際にRF回路の設計を再利用するとなれば、サードパーティ製のIPを利用したいと考えるだろう。RF回路は非常に複雑で、チップ上での占有面積が大きく、リスクが高いからだ。しかし、現在のところ、サードパーティ製のIPは広く利用されているわけではない。今後もしばらくは、RFブロックの一部またはそのほとんどが、サードパーティのIP開発者ではなく、SoC設計チーム自身によって実装されることになるだろう。
このような状況が生じていることには、いくつかの大きな理由がある。そもそも、IPを再利用可能なものとするには、作成者と利用者の合意の下、その中身が両者に明確に理解されていなければならない。明確に定義されたポートを備えることはもちろんだが、ポートを行き来する信号についても、各種ブロックの機能との関係や、信号の特性の許容範囲がはっきりと定義されている必要がある。このような基本的な定義がなければ、再利用可能なIPとはならない。ところが、以下で説明するように、こうした要件のすべてがRF回路のIPにおいては問題になるのである。
■不十分な規格
1つ目の問題は、規格に関するものだ。確かに、検証用のIPや相互運用性のテストの仕組みが用意された明確なエアインターフェース規格がいくつも存在する。しかし、問題は無線機能の実装にある。米Berkeley Design Automation社のCEO(最高経営責任者)であるRavi Subramanian氏は、「そうした無線規格に準拠するトランシーバのアーキテクチャは、まだ発展途上の段階にある。無線機能をどのように構築するかということは、それを提供する予定の市場に依存している」と指摘する。例えばUWBの無線ブロックは、構造的にはIEEE 802.11の無線ブロックによく似ているが、詳細に見れば異なる部分がある(図2)。
米Synopsys社でミックスドシグナル製品部門のマーケティングディレクタを務めるNavraj Nandra氏は、「規格自体も、期待されるレベルで明確に定義されているわけではない」と指摘する。加えて、同氏は「国が異なれば1つの無線規格に対する実装方法が異なる場合がある」とも述べる。例えば、米国のWiMediaは帯域グループ1を使用する。ほかの国ではそれよりも高い周波数帯域のグループを使用するので、異なる設計が必要となる。
なお、Subramanian氏は、「SoC上にCMOSで新たな無線機能を搭載することができるなら、そのことはその企業にとっての強みとなる」と指摘する。その上で、同氏は「高性能なRF回路の搭載は、製品における重要な要素であり、製品の差異化を可能にするものだ。RF回路をIPとして購入できるようになったとしても、実際には購入しないだろう」と続けた。
■複雑なインターフェース
では、RF回路のサブブロックのライセンス購入についてはどうだろうか。そうしたブロックと同じくらい高速なPLL(Phase Lock Loop)であれば、サードパーティからライセンス購入することは可能である。しかし、Nandra氏によると「サブブロックを購入することもあり得ない」という。「RF回路に必要な機能ブロックははっきりしている。すなわち、RFフロントエンド、ミキサー、データコンバータなどといった具合だ。問題なのは、それらを明確にブロックとして分割する方法や、それらの間のインターフェースが定義されていないことだ。例えば、PCI(Peripheral Component Interconnect)Expressでは、PHY(Physical Layer)層とMAC(Media Access Control)層の間のインターフェースとして業界標準の仕様が存在する。しかし、RF回路では、機能ブロック間のインターフェースは定義されていない」と同氏は述べる。
米MIPS Technologies社のワイヤレスシステムグループ担当エグゼクティブバイスプレジデントを務めるCarlos Leme氏は、「この部分のインターフェースは非常に複雑だ。単に接続すればよいというものではない。ブロック間を行き来するRF信号の負荷とインピーダンス整合の要件をすべて調べる必要がある」と述べる。
■課題は山積み
加えて、RF回路の各ブロック内の機能も明確には定義されていない。また、RF回路の分割は非常に複雑な作業になる。「ブロックの各種仕様は互いに関連している」(Leme氏)からだ。
さらには、「熟練したRF設計者でも、回路のある部分で大きくなってしまったノイズを、別の個所で解消しようとするケースがある」(同氏)という。そのため、RF回路を構成するサブブロックIPの市場が拡大することはなかった。IPの提供元が、常に設計チームと密接に作業しなければならないからだ。「IPとは、そのような開発形態で作り出すものではない」(Leme氏)のである。
1 何が問題なのか?
最もパワフルな In-Sight ビジョンツールが、最も簡単に使いこなせるように進化しました。Eas…
マキシムの新しい250MHz~4000MHz電圧可変アッテネータ(VVA)は、周波数および減衰設定に…
運転方式:常時インバータ給電方式/常時商用給電方式定格出力容量:1000VA、1500VA、3000…
運転方式:常時インバータデュアルコンバージョン方式定格出力容量:1000VA/1500VA/2000…
運転方式:常時商用給電方式定格出力容量:500VA/350W, 1000VA/700W定格電圧:10…
ハンドヘルド設計に携わる技術者はパワーを最小限にすることがいかに重要かを知っています。エンべデッド設計のI/Oサブシステムから最後のミリワットまでを搾り取る超低…[ラティスセミコンダクター]
3G/3.5G移動通信ネットワークは、分散基地局トポロジを使用するCDMA2000やWCDMA/UMTS、およびTD-SCDMAなどのテクノロジによって新しい機…[ラティスセミコンダクター]
アナログ・デバイセズ:ソリューション・ブリテン2008年No.10 産業&計測用 IC
画期的な性能を実現するPulSAR ADC駆動と通信をシングル・ステップで可能にするDACSAR ADCによるモータ制御の素化高速測定用の ADC最高のデータ・…[アナログ・デバイセズ]
アナログ・デバイセズに寄せられた珍問/難問集より<Issue 37>
そのノイズを捕まえろ‐逃がすなQ. スイッチングモード電源のノイズで回路性能が台無しにされるのを防ぐにはどうしたらいいでしょうか?[アナログ・デバイセズ]
IF信号チェーンの注意深い設計による、16ビット、105Msps ADCの最高性能の実現-デザインノート468
現代の通信システムは、アナログ信号を受信し、それをFPGAで処理可能なデジタル信号に変換するのにADCを必要とします。ミックスシグナルのエンジニアの仕事は、AD…[リニアテクノロジー]
最小2.2Vの入力で動作する降圧同期整流式コントローラ
テレコムとコンピュータ関係のアプリケーションは、非常に低い入力電圧で動作可能な高効率降圧DC/DCコンバータを必要とします。高出力電力同期整流式コントローラLT…[リニアテクノロジー]
高精度トランスインピーダンスアンプ
フォトダイオードなどの微小電流信号を増幅するためには,入力バイアス電流が少なく,入力オフセット電圧やドリフトも小さなアンプを用いてI-V変換するのが一般的です。…[日本テキサス・インスツルメンツ]
新しい検証アプローチEVEはハードウェア検証支援システムのパイオニアとして新しいアプローチを切り開いてきました。従来のエミュレーション・システムとラピッド・プロ…[日本イヴ]
システムレベル・仮想プラットフォームを手早く構築するためのトランザクタからなる仮想コンポーネント・ライブラリをご紹介します。ZeBuの仮想プラットフォームは、M…[日本イヴ]
電磁波解析専用ソフトウェア PAM-CEM
電磁波関連機器・部品の解析設計を支援する電磁波解析専用ソフトウェア(CAE)です[特長]・「EMC・EMI問題への対策」を支援 有限差分時間領域法(FDTD)の「PAM-CEM/FD」または有限要素時...[日本イーエスアイ]
|
アナログ電子回路コミュニティ
技術者のための掲示板サイト |
|
Design Hint&Tips
アナログ設計回路の基礎から最新技術動向まで |
|
FPGA Insights
FPGAの総合情報サイト |
|
ANALOG TECH & INFO
アナログ半導体の総合情報サイト |
|
EMC設計・対策
ムラタの先進ソリューション |
|
特集 Denali MemCon Tokyo 2010 |
|
特集 テクノフロンティア2010 |
|
特集 カーエレJAPAN |