MAGAZINE ARTICLES
|
SAR型A-Dコンバータの性能を引き出すには、アナログ信号入力部に、オペアンプを使用した適切なバッファ回路を配置する必要がある。この入力バッファ回路は単純な構成のものでもかまわないのだが、その定数設計は意外に複雑な作業となる。そこで本稿では、最も単純な構成の入力バッファ回路を例に、定数決定手法の詳細を解説する。 Miro Oljaca/Bonnie Baker 米Texas Instruments社 |
SAR(逐次比較)型A-Dコンバータ(以下、SARコンバータ)は、自動試験装置や、計装機器、スペクトラム解析装置、医療機器などの非常に高度なデータ取得システムにおいて、ますます重要な役割を果たすようになってきている。SAR型A-Dコンバータを用いることにより、S/N比(信号対雑音比)やTHD(全高調波歪)などの性能に優れた、高精度で低消費電力の機器を実現することが可能になる。
ただし、多くの場合、SARコンバータの性能を引き出すには、オペアンプ回路にローパスフィルタを組み合わせた入力バッファ回路(アナログ信号入力部に用いる駆動回路)を用いる必要がある。図1に示した回路は、SARコンバータの入力バッファ回路として一般的に用いられているものだ。この用途のものとしては最も単純な構成の回路だと言えるが、設計によってはSARコンバータの性能を十分に引き出せなくなってしまう可能性がある。すなわち、ローパスフィルタを構成する抵抗RINとコンデンサCINの値を適切に選択しなければ、SARコンバータの変換誤差が非常に大きくなってしまうのである。最悪のケースでは、オペアンプの動作が不安定になってしまう恐れもある。
図1に示した入力バッファ回路では、非反転構成のオペアンプ回路によってインピーダンス変換を行っている。その後段のローパスフィルタは、高周波の信号成分を遮断するとともに、RINがオペアンプの出力段を容量性負荷であるCINから分離することによって、オペアンプの安定性を保つ。CINは、SARコンバータが入力信号のサンプル‐ホールド処理を行っている期間(アクイジション時間)に、SARコンバータのサンプル‐ホールドコンデンサCSHを充電する役割を果たす。
図1の入力バッファ回路の設計の主題は、RINとCINの値を決めることである。具体的な手順を示す前に、設計に当たって理解しておくべき基本的な事柄をまとめておく。
図1の回路を詳細に検討することによって、まずRINの値に関する指針と制約を把握することができる。これに関連するのは、オペアンプの開ループ出力抵抗ROと、ユニティゲイン周波数fU、そしてCINの値である*1)、*2)。RINを決める式を定義したら、CINの値を求めることができる。SARコンバータのアクイジション時間とサンプル‐ホールドコンデンサCSHが、RINとともにCINの値に影響を与える。
SARコンバータにおいて、アナログ入力信号をデジタル出力値へと変換する処理は2つのステージから成る。まずSARコンバータは、サンプル‐ホールド回路によって入力信号を取得する。続いて、SARコンバータは入力信号をサンプリングして得た情報をデジタル値に変換する。この一連の処理において重要なのは、入力信号を正確に取得することである。SARコンバータのデータ変換処理をスムーズに行うには、入力バッファ回路がサンプル‐ホールドコンデンサを適切な値に充電し、SARコンバータのアクイジション時間の間、安定性を維持しなければならない。
オペアンプ回路の安定性は、ボード線図によって判断することができる。ボード線図は、開ループ/閉ループゲインの伝達関数を把握するためのツールとして重宝するものだ。図2のボード線図において、Y軸は図1で使用しているオペアンプ単体のゲイン(利得)をdB単位で表している。一方、X軸は周波数をHz単位で対数表示している。図中のAOLは開ループのゲイン特性を表し、ACLは閉ループのゲイン特性を表す。
図2を見ると、オペアンプの開ループDCゲインは120dBとなっている。約7Hz(f0)の位置で、開ループゲインの値は120dBではなくなり、-20dB/decadeの傾斜で下降していく。周波数の増加に伴い、この減衰は続く。そして、約7MHz(fU)の位置で0dBとなる。このゲイン特性は単極(Single Pole)特性なので、開ループゲインと閉ループゲインのプロットが交差するクロスオーバー周波数fCLは、オペアンプのユニティゲイン周波数fUに等しい。
このオペアンプの出力にローパスフィルタを追加し、入力バッファ回路を構成すると、そのゲイン特性は図3のように変化する。この特性には、SARコンバータの影響は含まれていないが、出力部にRINとCINを追加したことにより、開ループゲイン特性が緑色のプロットのように変化している。
ローパスフィルタを追加した状態で開ループゲイン特性を評価する際には、オペアンプの開ループ出力抵抗ROの影響を考慮する必要がある。RO、RIN、CINの組み合わせによって開ループゲイン特性が変化し、1つのポール(極)と1つのゼロ(零)が生じる。ポールの周波数fPとゼロの周波数fZは、それぞれ以下の式(1)、式(2)で決まる。

このように、ポールの周波数fPはRO、RIN、CINの値によって求められる。一方、ゼロの周波数fZはRINとCINの値によって決まる。
周波数fPにおいて、開ループゲイン特性が変化し、-20dB/decadeの傾斜にさらに-20dB/decadeの傾斜が加わって、トータルで-40dB/decadeの傾斜となる。周波数fZにおいて、その傾斜は-20dB/decadeに戻る。
安定性を維持するには、開ループゲインと閉ループゲインのプロットが交差するクロスオーバー周波数fCLよりも低い周波数にゼロが存在する必要がある。図4は、ゼロがクロスオーバー周波数fCLよりも高い周波数に位置するケースを表している。この場合、入力バッファ回路の位相余裕は45°未満で、かろうじて安定している状態となる。
オペアンプ単体のユニティゲイン周波数fU、ローパスフィルタを付加した状態でのポールの周波数fPにおける開ループゲイン、ゼロの周波数fZにおける開ループゲインには以下のような関係がある。

上式において、GPはfPにおける開ループゲインのdB値、GZはfZにおける開ループゲインのdB値、GCLは、閉ループゲインと開ループゲインのプロットが交差するクロスオーバー周波数におけるゲインのdB値(すなわち、0dB)である。
式(5)から、図3におけるクロスオーバー周波数fCLは、GCL=0として以下のように導き出される。

また、ポールとゼロの周波数の差は1decade以内でなければならない。この条件は、ゼロからの位相の変化がポールによる位相の変化を打ち消すために必須である。ここで、ポールの式(1)にRINとROが含まれ、ゼロの式(2)にはRINしか含まれていない点に着目してほしい。ポールとゼロの差が1decadeよりも大きいと、位相応答は時間内に回復することができず、回路の出力のリンギングが増大してしまう。このことと式(1)、(2)から、以下の条件が必要だということになる。

先述したように、コンデンサCINの主な役割は、アクイジション時間中に、SARコンバータのサンプル‐ホールドコンデンサCSHを充電することである。そして、CINはCSHの20倍以上の値でなければならない*2)、*3)。このようなCINが存在することにより、オペアンプはCSHの電荷の5%未満を供給するだけで済む。必要な電荷の95%以上はCINが供給する。
またRINは、オペアンプとCINを分離する役割を果たす。すなわち、RINはオペアンプを安定させるためのものだが、SARコンバータのサンプル‐ホールドコンデンサが所望の時間内に充電されるような値でなければならない*3)。
アクイジション時間定数Kは、SARコンバータの分解能に依存する。表1にSARコンバータの分解能と定数Kとの関係の例を示しておく。また、この定数KとRIN、CINには以下の関係がある。

上式において、tACQはSARコンバータのアクイジション時間である*4)。
1
入力バッファ回路の役割
本製品は2.856GHzを入力源および基準信号とし、その1/36逓降出力を高精度増幅、分岐出力させる…
マイコン制御可能120秒ボイスレコーダーキットです。ISD録音再生チップを使用した不揮発性のメモリ内…
[周波数帯域/CH数]20MHz/2ch[共通仕様]デジタルオシロスコープとマルチメータを一体化した…
[周波数帯域/CH数]60MHz/2ch [共通仕様]1GS/s (1CH使用時)、最大メモリ長:2…
[周波数帯域]0.1Hz~10MHz[共通仕様]DDS(Digital Direct Synthes…
ハンドヘルド設計に携わる技術者はパワーを最小限にすることがいかに重要かを知っています。エンべデッド設計のI/Oサブシステムから最後のミリワットまでを搾り取る超低…[ラティスセミコンダクター]
3G/3.5G移動通信ネットワークは、分散基地局トポロジを使用するCDMA2000やWCDMA/UMTS、およびTD-SCDMAなどのテクノロジによって新しい機…[ラティスセミコンダクター]
アナログ・デバイセズ:ソリューション・ブリテン2008年No.10 産業&計測用 IC
画期的な性能を実現するPulSAR ADC駆動と通信をシングル・ステップで可能にするDACSAR ADCによるモータ制御の素化高速測定用の ADC最高のデータ・…[アナログ・デバイセズ]
アナログ・デバイセズに寄せられた珍問/難問集より<Issue 37>
そのノイズを捕まえろ‐逃がすなQ. スイッチングモード電源のノイズで回路性能が台無しにされるのを防ぐにはどうしたらいいでしょうか?[アナログ・デバイセズ]
IF信号チェーンの注意深い設計による、16ビット、105Msps ADCの最高性能の実現-デザインノート468
現代の通信システムは、アナログ信号を受信し、それをFPGAで処理可能なデジタル信号に変換するのにADCを必要とします。ミックスシグナルのエンジニアの仕事は、AD…[リニアテクノロジー]
最小2.2Vの入力で動作する降圧同期整流式コントローラ
テレコムとコンピュータ関係のアプリケーションは、非常に低い入力電圧で動作可能な高効率降圧DC/DCコンバータを必要とします。高出力電力同期整流式コントローラLT…[リニアテクノロジー]
高精度トランスインピーダンスアンプ
フォトダイオードなどの微小電流信号を増幅するためには,入力バイアス電流が少なく,入力オフセット電圧やドリフトも小さなアンプを用いてI-V変換するのが一般的です。…[日本テキサス・インスツルメンツ]
新しい検証アプローチEVEはハードウェア検証支援システムのパイオニアとして新しいアプローチを切り開いてきました。従来のエミュレーション・システムとラピッド・プロ…[日本イヴ]
システムレベル・仮想プラットフォームを手早く構築するためのトランザクタからなる仮想コンポーネント・ライブラリをご紹介します。ZeBuの仮想プラットフォームは、M…[日本イヴ]
電磁波解析専用ソフトウェア PAM-CEM
電磁波関連機器・部品の解析設計を支援する電磁波解析専用ソフトウェア(CAE)です[特長]・「EMC・EMI問題への対策」を支援 有限差分時間領域法(FDTD)の「PAM-CEM/FD」または有限要素時...[日本イーエスアイ]
|
アナログ電子回路コミュニティ
技術者のための掲示板サイト |
|
Design Hint&Tips
アナログ設計回路の基礎から最新技術動向まで |
|
FPGA Insights
FPGAの総合情報サイト |
|
ANALOG TECH & INFO
アナログ半導体の総合情報サイト |
|
EMC設計・対策
ムラタの先進ソリューション |
|
特集 Denali MemCon Tokyo 2010 |
|
特集 テクノフロンティア2010 |
|
特集 カーエレJAPAN |