2007年1月に行われた45nmプロセスのHigh-k（高誘電率）/メタルゲートに関する発表に続き、米IBM社と提携各社は2007年12月、32nmプロセスにおけるHigh-k/メタルゲート技術（high-k gate-first）に関する発表を行った。

　最近のIBM社の事業では珍しいことではないが、この次世代プロセスの開発はさまざまな提携関係をベースにしている。今回の開発に関し、IBM社は提携企業として、米AMD（Advanced Micro Devices）社、シンガポールChartered Semiconductor Manufacturing社、米Freescale Semiconductor社、独Infineon Technologies社、韓国Samsung Electronics社を挙げている。また、IBM社は45nmプロセスの改善を東芝、ソニーと共同で行っており、現在製造されているチップはその共同開発の結果生まれたものだという。

　IBM社研究開発センターのバイスプレジデントを務めるGary Patton氏は、「90nmプロセスから、ゲート酸化膜厚の問題によりスケーリングでの性能向上が実現できなくなった。それ以来、当社では技術の継続的改善のために、材料と技術革新に重点を置く方向へとモデルの変革を迫られてきた。ノードごとに課題の難度は増してきており、提携関係の範囲内で各社のリソースを集約することで、こうした難題に立ち向かうことができる。多くのリソース、市場のさまざまなセグメントにおける非常に幅広いスキルと専門知識の活用が可能になる」と述べた。

　このプロセスでは、トランジスタのリーク電流と駆動電流の改善はメタルゲートとHigh-k材料によって達成すべき、というスタンスを取っている。次世代プロセス用の半導体材料としてどれがベストかという議論にはまだ決着が付いていないが、IBM社と提携各社は、High-k/メタルゲート材料をトランジスタに使用することで、チップサイズを45nm世代に比べて最大50％縮小することができたとしている。MPUアプリケーションの場合、総消費電力は約45％削減でき、性能は最高で30％向上したという。

　Patton氏は、「当社では低消費電力のバルク技術を採用したSRAMだけでなく、32nmの高性能SOI技術をベースとしたSRAMも開発している。またSRAMのセルサイズを0.15平方ミクロン以下に縮小することにも成功した。これはHigh-k/メタルゲートを採用したSRAMとしては最小のものだろう」とも語っている。

　High-k/メタルゲートによる新技術は2009年下半期までにIBM社の提携各社とその顧客が利用できるようになるという。Patton氏によれば、2011年下半期には22nmのプロセス技術が実用段階に入る見込みだ。

（Electronic News）